Patent Number:

JP10209467

Publication date:

1998-08-07

Inventor(s):

HAYASHI HISAO: SHIMOGAICHI YASUSHI

Applicant(s)::

SONY CORP

Application Number: JP19970026184 19970124

Priority Number(s):

IPC Classification:

H01L29/786; G02F1/136; H01L21/20; H01L21/336

EC Classification:

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To enable a semiconductor thin film which serves as the active layer of a bottom gate type thin film translater to be uniformly and optimally recreatallized by laser annealing. SOLUTION: This film transistors 3 are integrated on an insulating substrate 1 for formation of a thin film semiconductor device. The film transistor 9 has such a structure that a gate electrode 5, an insulating film 4, and a semiconductor thin film 2 are successively laminated in this sequence. The gate electrode 5 is of multilayered structure composed of an upper layer 5a which is comparatively low in thermal conductivity and high enough in electrode conductivity for making contact and a lower layer 5b which is comparatively high in thermal conductivity and high enough in electric conductivity to function as a wiring. The semiconductor thin film 2 extending over the gate electrode 5 and the insulating substrate 1 through the intermediary of an insulating film 4 is irradiated with energey and turned into a polycrystalline structure which is uniformly and optimally recrystallized. In another case, a base film of high thermal conductivity may be provided onto the surface of the insulating substrate 1 adjacent to the gate electrode 5 in a plan view, whereby the surface of the insulating substrate 1 is turned uniform in thermal conductivity.

(51) Int.Cl.⁶

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-209467

(43)公開日 平成10年(1998)8月7日

東京都品川区北品川6丁目7番35号 ソニ

HO1L 2	29/786			H0	1 L	29/78		617L	
G02F	1/136	500		G 0	2 F	1/136		500	
H01L 2	21/20			H 0	1 L	21/20			
2	21/336					29/78		612D	
		•						617K	
			審査請求	未請求	永 龍	マスタッグ () () () () () () () () () (FD	(全 9 頁)	最終頁に続く
(21)出願番号		特願平9-26184		(71)出願人 000002 ソニー				社	
(22)出顧日		平成9年(1997)1月24日		東京都品川区北品川6丁目7番35号 (72)発明者 林 久雄 東京都品川区北品川6丁目7番35号 ソニ					
						果京都	品川区	北岛川6丁目	7番35号 ソニ


FΙ

(57)【要約】

【課題】 ボトムゲート型の薄膜トランジスタの活性層 となる半導体薄膜のレーザアニールによる再結晶化処理 を均一化及び最適化する。

識別記号

【解決手段】 薄膜半導体装置は薄膜トランジスタ3を 絶縁基板1に集積形成したものである。薄膜トランジス タ3は下から順にゲート電極5、絶縁膜4及び半導体薄 膜2を積層したボトムゲート構造となっている。ゲート 電極5は比較的熱伝導度が低く且つコンタクトを取る為 に必要な導電性を備えた上層5aと、比較的熱伝導度が 高く且つ配線として必要な導電性を備えた下層5bとを 重ねた多層構造を有する。半導体薄膜2は絶縁膜4を介 してゲート電極5及び絶縁基板1の上に延在した状態で エネルギー照射を受け、均一且つ最適に再結晶化された 多結晶構造を呈する。場合によっては、絶縁基板1の表 面に、平面的に見てゲート電極5と隣接する様に熱伝導 性の下地膜を形成し、絶縁基板1表面の熱伝導状態を一 様化してもよい。



一株式会社内

一株式会社内 (74)代理人 弁理士 鈴木 晴敏

(72)発明者 下垣内 康

【特許請求の範囲】

47 :

【請求項1】 下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置であって、前記ゲート電極は、少くとも比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えた上層と、比較的熱伝導度が高く且つ配線として必要な導電性を備えた下層とを重ねた多層構造を有し、

前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び 該絶縁基板の上に延在した状態でエネルギー照射により 再結晶化された多結晶構造を有することを特徴とする薄 膜半導体装置。

【請求項2】 前記ゲート電極は、断面形状が台形になっていることを特徴とする請求項1記載の薄膜半導体装置。

【請求項3】 前記ゲート電極は、上層及び下層の少く とも一方が遮光性であることを特徴とする請求項1記載 の薄膜半導体装置。

【請求項4】 下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置であって、前記絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に熱伝導性の下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化するとともに、

前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び 該下地膜の上に延在した状態でエネルギー照射により再 結晶化された多結晶構造を有することを特徴とする薄膜 半導体装置。

【請求項5】 所定の間隙を介して接合した一対の絶縁 基板と、該間隙に保持された電気光学物質とを備え、一方の絶縁基板には対向電極が形成され、他方の絶縁基板 には下から順にゲート電極、絶縁膜及び半導体薄膜を積 層したボトムゲート構造の薄膜トランジスタ及び画素電 極が集積形成された表示装置であって、

前記ゲート電極は、少くとも比較的熱伝導度が低く且つ コンタクトを取る為に必要な導電性を備えた上層と、比 較的熱伝導度が高く且つ配線として必要な導電性を備え た下層とを重ねた多層構造を有し、

前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び 該絶縁基板の上に延在した状態でエネルギー照射により 再結晶化された多結晶構造を有することを特徴とする表 示装置。

【請求項6】 所定の間隙を介して接合した一対の絶縁 基板と、該間隙に保持された電気光学物質とを備え、一 方の絶縁基板には対向電極が形成され、他方の絶縁基板 には下から順にゲート電極、絶縁膜及び半導体薄膜を積 層したボトムゲート構造の薄膜トランジスタ及び画素電 極が集積形成された表示装置であって、

前記他方の絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に熱伝導性の下地膜が形成されてお

り、絶縁基板表面の熱伝導状態を一様化するとともに、 前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び 該下地膜の上に延在した状態でエネルギー照射により再 結晶化された多結晶構造を有することを特徴とする表示 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は多結晶シリコンなどを活性層とするボトムゲート型の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置に関する。より詳しくは、600℃以下の低温プロセスで作成される多結晶シリコン薄膜トランジスタの構造に関する。

[0002]

【従来の技術】薄膜半導体装置は表示用としてアクティ ブマトリクス型液晶ディスプレイなどの駆動基板に好適 であり、現在盛んに開発が進められている。薄膜トラン ジスタの活性層には多結晶シリコン又は非晶質シリコン が用いられる。特に、多結晶シリコン薄膜トランジスタ は小型で高精細のアクティブマトリクス型カラー液晶表 示装置が実現でき、注目を集めている。透明なガラスな どからなる絶縁基板上に画素スイッチング素子として薄 膜トランジスタを形成する為、従来の半導体技術では電 極材料や抵抗材料としてのみ活用されていた多結晶シリ コン薄膜を活性層に利用する技術である。市場で求めら れる画像品位を実現する為の高密度設計が可能な高性能 のスイッチング素子用薄膜トランジスタを実現できる唯 一の技術である。これは同時に、従来外付けのICを用 いていた周辺回路部を画素アレイ部と同一基板上に同一 プロセスで形成することも可能にした。非晶質シリコン 薄膜トランジスタでは実現できなかった高精細でかつ周 辺回路部一体型のアクティブマトリクス液晶ディスプレ イが実現できる。

【0003】多結晶シリコンは非晶質シリコンに比べキャリア移動度が大きい為、多結晶シリコン薄膜トランジスタの電流駆動能力が高くなり、高速駆動が必要な水平走査回路及び垂直走査回路などの周辺回路部を画素スイッチング用の薄膜トランジスタと同一基板上に同時に作り込むことができる。従って、表示用薄膜半導体装置から外部に取り出す信号線の本数を大幅に削減することができる。又、Nチャネル型及びPチャネル型の薄膜トランジスタを集積形成したCMOS回路をオンチップ化でき、レベルシフト回路の内蔵が可能になりタイミング系信号の低電圧駆動ができる。

【0004】薄膜トランジスタのデバイス技術及びプロセス技術としては、従来から1000℃以上の処理温度を採用した高温プロセス技術が確立されている。この高温プロセスの特徴は、石英など高耐熱性基板の上に成膜された半導体薄膜を固相成長により改質する点である。固相成長法は1000℃以上の温度で半導体薄膜を熱処理する方法であり、成膜段階では微小なシリコン結晶の

集合である多結晶シリコンに含まれる一個一個の結晶粒を大きくする。この固相成長法により得られた多結晶シリコンは100cm²/v. s程度の高いキャリア移動度が得られる。この様な高温プロセスを実施する為には耐熱性に優れた基板の採用が必須であり、従来から高価な石英などを用いていた。しかしながら、石英は製造コスト低減化の観点からは不利である。

4.

【0005】上述した高温プロセスに代えて、600℃以下の処理温度を採用した低温プロセスが開発されている。薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザビームを用いたレーザアニールが注目を集めている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなど非単結晶性の半導体薄膜にレーザビームを照射して局部的に加熱溶融した後、その冷却過程で半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を結晶化するものである。この結晶とした半導体薄膜を活性層(チャネル領域)として多結晶シリコン薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなる為、ある程度薄膜トランジスタを高性能化できる。

【0006】ところで、薄膜トランジスタは従来トップ ゲート型の構造が主流である。トップゲート構造は絶縁 基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介 して上方にゲート電極を形成する。低温プロセスでは低 コストの大型ガラス板を絶縁基板に使用する。このガラ ス板にはNaなどの不純物金属が多く含まれている為、 薄膜トランジスタを駆動する電圧に応じてNaなどが局 在化する。その電界によって薄膜トランジスタの特性が 変動するという信頼性上の問題がある。これに対し、近 年低温プロセスに適したボトムゲート型の構造が開発さ れている。これは、ガラス板などの絶縁基板上に金属膜 などからなるゲート電極を配置し、その上にゲート絶縁 膜を介して半導体薄膜を形成している。ゲート電極がガ ラス板中の電界を遮蔽する効果があり、構造的な観点か ら信頼性上トップゲート型に比べボトムゲート型の方が 優れている。因みに、図7にボトムゲート型とトップゲ ート型の薄膜トランジスタの信頼性を比較したデータを 示す。このデータは薄膜トランジスタでCMOSリング オシレータを作成し、120℃の温度条件下で発振周波 数の変化を経時的に測定したものである。図7のグラフ から明らかな様に、ボトムゲート型の方がトップゲート 型に比べて動作特性が安定している。

[0007]

【発明が解決しようとする課題】しかしながら、ボトムゲート構造はレーザアニールによる結晶化を行う時に大きな問題がある。再結晶化する半導体薄膜は、概ねチャネル領域となる部分がゲート電極の直上に位置し、ソース領域及びドレイン領域となる部分はガラス板上にある。この為、レーザビームの照射によりエネルギーを与えた時、ガラス板上と金属ゲート電極上では熱の伝導状

態や放散状態に相違が出てくる。よって、最適なレーザ エネルギーがチャネル領域とソース領域及びドレイン領 域で異なる為、大きなキャリア移動度が得られる最適工 ネルギーでのレーザ照射ができなくなる。即ち、レーザ アニールによる再結晶化を行う場合、金属ゲート電極上 の半導体薄膜とガラス板上の半導体薄膜の両者に同時に レーザビームを照射する訳であるが、一旦溶融化して冷 却過程で固化する間に、金属ゲート電極上では熱がゲー ト配線を伝わって水平方向に放散する為、比較的短時間 に固化する。この為、金属ゲート電極上とガラス板上と では再結晶化した半導体薄膜の結晶粒が異なり、キャリ ア移動度が均一でなくなる。極端に言うと、金属ゲート 電極上の半導体薄膜の結晶粒径を大きくしようとする と、ガラス板上の半導体薄膜は照射エネルギーが高くな り過ぎて蒸発することがある。逆に、ガラス板上の半導 体薄膜の結晶状態を正常にしようとすると、金属ゲート 電極上の半導体薄膜は結晶粒径が小さくなってしまう。 これが、従来のボトムゲート構造の解決すべき課題とな っている。

[0008]

【課題を解決する為の手段】上述した従来の技術の課題を解決する為に以下の手段を講じた。本発明によれば、薄膜半導体装置は基本的な構成として、下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成したものである。特徴事項として、前記ゲート電極は、少くとも比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えた上層と、比較的熱伝導度が高く且つ配線として必要な導電性を備えた下層とを重ねた多層構造を有する。前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該絶縁基板の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有する。好ましくは、前記ゲート電極は断面形状が台形になっている。又好ましくは、前記ゲート電極は、上層及び下層の少くとも一方が遮光性である。

【0009】本発明の他の側面によれば、下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置において、前記絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に熱伝導性の下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化することを特徴とする。この場合、前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該下地膜の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有する。

【0010】本発明の第1側面によれば、ゲート電極を 積層構造とし、比較的熱伝導度が低く且つコンタクトを 取る為に必要な導電性を備えた上層を形成している。こ れにより、ゲート電極の上と絶縁基板の上とで熱伝導状 態の差を少くしている。これにより、レーザエネルギー の最適化が可能になり、高品質の多結晶半導体薄膜を得 ることができる。又、熱伝導度が低い場合これに応じて 電気伝導度も低くなることが一般的である。これは、ゲ ート配線としては不利な条件である。そこで、本発明で は配線として必要な導電性を備えた下層を設けることで 低抵抗化を図っている。以上の様に、絶縁基板の全面に 渡って熱分布を均一化する為には、ゲート電極として用 いる導体材料の熱伝導度を小さくすればよい。但し、ゲ ート配線としては抵抗率はできるだけ小さい方がよい。 この2つの物性は相反するものであるから、本発明の第 1側面ではゲート電極を二層構造として上層及び下層の 物性の良い所を利用する。又、本発明の第2側面によれ ば、平面的に見てゲート電極と隣接する様に熱伝導性の 下地膜が形成されており、絶縁基板表面の熱伝導状態を 一様化している。これにより、レーザアニールによる半 導体薄膜の再結晶化が均一に行え、レーザビーム照射条 件の最適化が可能になる。

[0011]

J

【発明の実施の形態】以下図面を参照して本発明の実施 形態を詳細に説明する。図1は本発明に係る半導体薄膜 の第1実施形態を示す模式的な部分断面図である。図示 する様に、本薄膜半導体装置は下から順にゲート電極 5、絶縁膜4及び半導体薄膜2を積層したボトムゲート 構造の薄膜トランジスタ3をガラスなどからなる絶縁基 板1上に集積形成したものである。本薄膜半導体装置は アクティブマトリクス型表示装置の駆動基板に用いられ ている。この為、薄膜トランジスタ3には画素電極14 が接続されている。又、薄膜トランジスタ3は信頼性を 高める為、ダブルゲート構造となっている。但し、本発 明はこれに限られるものではなくシングルゲート構造の 薄膜トランジスタにも適用可能であることは言うまでも ない。表示装置を組み立てる場合には、所定の間隙を介 して一方の絶縁基板60に他方の絶縁基板1を接合す る。一方の絶縁基板60はガラスなどからなり、その表 面にはあらかじめ対向電極61が形成されている。両基 板60,1の間隙には電気光学物質として例えば液晶5 0が保持される。

【0012】本発明の特徴事項として、ゲート電極5は少くとも上層5aと下層5bとを重ねた多層構造を有している。上層5aは比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えている。具体的には、ITO膜、TiN膜、TiON膜などの化合物膜、あるいはニクロムなどの合金膜が用いられる。その膜厚は例えば50~300nm程度である。一方、下層5bは比較的熱伝導度が高く且つ配線として必要な導電性を備えている。例えば、W、Cr、Mo、Tiなどの低抵抗高融点金属膜を用いる。この膜厚は50~200nmの範囲にあり、例えば100nmに設定する。ゲート電極5はゲート配線(図示せず)から延設されている。一般に、ゲート配線はゲート電極5と同一の多層構造を有

し、コンタクトホール(図示せず)を介して他の回路部(図示せず)に接続する。この関係で、上層5aは少くともコンタクトを取る為に必要な導電性を備えており、下層5bは配線として必要な導電性を備えている。ゲート電極5は断面形状が台形になっている。端面の傾斜角は45度以下であり、好ましくは5度~15度の範囲にある。この台形形状はゲート電極5より上方に形成される膜の断切れを防止する為に有効である。又、ゲート電極5は上層5a及び下層5bの少くとも一方が遮光性を備えており、全体としてゲート電極5は不透明である。これにより、絶縁基板1の裏面から入射する光による薄膜トランジスタ3の電流リークなどを抑制している。 に0013】ゲート電極5はSiO2などからなる絶縁膜4により被覆されている。絶縁膜4の上には多結晶シリコンなどからなる半導体薄膜2が成膜されている。半導体薄膜2の上には各ゲート電極5と整合する様にスト

導体薄膜2の上には各ゲート電極5と整合する様にスト ッパ6がパタニング形成されている。ストッパ6の直下 に位置する半導体薄膜2の部分がチャネル領域となる。 又、半導体薄膜2には不純物が高濃度で注入されたソー ス領域7及びドレイン領域8が形成されている。更に、 不純物が低濃度で注入されたLDD領域71,78,8 1も形成されている。係る構成を有する薄膜トランジス タ3はSiO₂などからなる層間膜9により被覆されて いる。層間膜9の上には信号配線10がパタニング形成 されており、コンタクトホールを介して薄膜トランジス タ3のソース領域7に電気接続している。この信号配線 10はMoなどからなる上層金属膜10aとAlなどか らなる下層金属膜10bの二層構造となっている。同様 に、ドレイン領域8側にも接続用の配線10がパタニン グ形成されている。これらの配線10はパシベーション 膜11を間にして平坦化膜12により被覆されている。 平坦化膜12の上にはITOなどからなる画素電極14 がパタニング形成されている。この画素電極14は平坦 化膜12に開口したコンタクトホール及び接続用の配線 10を介して薄膜トランジスタ3のドレイン領域8に電 気接続している。

【0014】図2を参照して、図1に示した薄膜半導体装置の製造方法を詳細に説明する。尚図を見やくする為、ゲート電極は一個のみを示してある。まず(A)に示す様に、ガラスなどからなる絶縁基板1の上に下層5bをスパッタ法で全面的に形成する。この下層5bは低抵抗であることが好ましく、更には高融点であることが望ましいので、一般的にW, Cr, Mo, Tiなどの金属膜を用いる。膜厚は約100nmである。一般的には、50~200nmの膜厚範囲に入ればよい。下層5bの上に連続的又は不連続的に、上層5aをスパッタ法などで全面的に成膜する。この上層5aが本発明の特徴要素となっている。上層5aは低抵抗である必要はあまりないが、熱伝導の小さい材料を使う。但し、上層5aは配線としては不適当であってもコンタクトを取る為に

必要な導電性は備えている必要がある。上層5aは、例えばITO膜、TiN膜、TiON膜などの化合物膜あるいはニクロムなどの合金膜が用いられる。膜厚は比較的厚い方がよく、大体 $50\sim300$ n m の範囲に設定される。

【0015】次に(B)に示す様に、上層5a及び下層5bを重ねた多層膜を例えば等方性のドライエッチングでパタニングし、ゲート電極5に加工する。等方性のドライエッチングを行うことにより、ゲート電極5の断面形状を台形に加工することができる。即ち、ゲート電極5の端面は5度~15度の範囲でテーパーが付けられる。

【0016】(C)に示す様に、例えばプラズマCVD 法 (PE-CVD法) でSiO2 を例えば100~20 0 n m の厚みで堆積し、ゲート電極5を被覆する絶縁膜 4とする。更にその上に、非晶質シリコンを例えば20 ~60 nmの厚みで堆積して半導体薄膜2を設ける。同 一の成膜チャンバで真空を破らずに絶縁膜4及び半導体 薄膜2を連続成長させることができる。ここで、絶縁基 板1を例えば400℃の温度まで加熱する。PE-CV D法で成膜した非晶質シリコンの半導体薄膜2には約1 0%の水素が含まれており、400℃の熱処理でこの水 素は脱離する。この後、例えば波長308nmのXeC 1エキシマレーザ光を照射して半導体薄膜2の再結晶化 を図る。レーザ光のエネルギーによって非晶質シリコン が溶融し、固まる時に多結晶シリコンとなる。この固ま る時の時間によって結晶性(主に結晶粒径、グレインサ イズ)が決められる。本発明では、ゲート電極5の上層 5 a として比較的熱伝導性の小さな材料を用いており、 その分水平方向の熱拡散が少くなり、溶融してから固ま るまでのスピードが遅くなる。これにより、実用的に見 て十分大きな結晶粒径を有する多結晶シリコンが得られ る。又、ゲート電極5は台形形状に加工されている為、 段差部における半導体薄膜2の断切れを防止することが 可能である。

【0017】(D)に示す様に、半導体薄膜2の上にSiO2をPE-CVD法で堆積する。ここで裏面露光技術を使ってSiO2をパタニングし、ストッパ6に加工する。即ち、遮光性を有するゲート電極5をマスクとして裏面露光を行うことによりセルフアライメントでゲート電極5に整合したストッパ6を得ることができる。ここで、ストッパ6をマスクとしてイオンドーピング法により不純物(例えばリン)を比較的低濃度で半導体薄膜2に注入する。更に、ストッパ6とその周辺をフォトレジストで被覆した後、比較的高濃度で不純物(例えばリン)をイオンドーピング法により半導体薄膜2に注入する。これにより、ソース領域7及びドレイン領域8が形成される。又、レジストで被覆された半導体薄膜2の部分には比較的低不純物濃度のLDD領域71,81が残される。この後、不要になったフォトレジストは除去さ

れる。イオンドーピング法はプラズマ状態のイオンを一 気に電界加速して半導体薄膜2にドーピングするもので あり、短時間で処理できる。

【0018】最後に(E)に示す様に、ドーピングされた原子を活性化する為に再度レーザ光を照射する。再結晶化と同一方法であるが、結晶を大きくする必要がない為弱いエネルギーで十分である。この後、配線間の絶縁の為に SiO_2 を堆積して層間膜9とする。この層間膜9にコンタクトホールを開口した後、金属アルミニウムなどをスパッタで堆積し、所定の形状にパタニングして配線10に加工する。以下、表示用の薄膜半導体装置を製造する場合には、必要に応じてパシベーション膜、平坦化膜及び画素電極を形成する。

【0019】図3は、レーザアニール時における半導体 薄膜の温度変化を模式的に表わしたものである。レーザ アニールでは、例えばエキシマレーザ光がパルス的に照 射される。パルス照射と共に半導体薄膜を構成するシリ コン (Si) の温度は急激に上昇し、融点を超える。こ の後しばらく定常状態を保った後、パルス照射の終了と 共にSiの温度は室温まで徐々に低下する。この時、一 旦溶融したシリコンが固化し、多結晶状態が得られる。 冷却過程は下地のゲート電極の熱伝導性に依存してい る。曲線(1)に示す様に、ゲート電極が従来の単層金 属膜からなる場合、シリコンの温度は急激に低下する。 一方、曲線(3)に示す様に、ガラスなどからなる絶縁 基板上のシリコンは比較的緩慢に冷却化する。これは、 ガラスの熱伝導性が金属などに比べ低い為である。曲線 (2)は本発明に従ってゲート電極の上層を比較的熱伝 導度の低い材料で構成した場合の冷却カーブを表わして いる。グラフから明らかな様に、この冷却曲線(2)は 冷却曲線(3)に近づいている。即ち、本発明によれ ば、ガラス上のシリコンとゲート電極上のシリコンが溶 融してから固まるまでの時間差を小さくすることができ る。これにより、下地の相違に係わらずほぼ均一な結晶 状態のシリコンを得ることができ、レーザアニールの条 件を最適化することが容易である。

【0020】図4はゲート電極5の形成方法の他の実施例を示す工程図である。(A)に示す様に、ガラスなどからなる絶縁基板1の上に下層5bとなる金属膜をスパッタリングする。例えば、金属膜としてTiを200nmの厚みで形成する。次に(B)に示す様に、下層5bをゲート電極の形状にパタニングする。更に(C)に示す様に、下層5bを登素雰囲気中で熱処理することにより、TiNからなる上層5aが形成される。この様にして、上層5aと下層5bを重ねた多層構造を有するゲート電極5が得られる。以下の工程は、図2と同様である。

【0021】図5は本発明に係る薄膜半導体装置の第2 実施形態を示す模式的な部分断面図である。図1に示し た第1実施形態と対応する部分には対応する参照番号を 付して理解を容易にしている。本実施形態でも、下から 順にゲート電極5、絶縁膜4及び半導体薄膜2を積層し たボトムゲート構造の薄膜トランジスタ3を絶縁基板1 上に集積形成している。特徴事項として、ガラスなどか らなる絶縁基板1の表面には、平面的に見てゲート電極 5と隣接する様に熱伝導性の下地膜20が形成されてお り、絶縁基板1表面の熱伝導状態を一様化している。こ の関係で、ゲート電極5はCr, Mo, Taなどの単層 金属膜となっている。一方、下地膜20は1TOなどの 透明導電膜からなる。半導体薄膜2は絶縁膜4を介して ゲート電極5及び下地膜20の上に延在した状態で、レ ーザ光などのエネルギー照射により再結晶化された多結 晶構造を有する。以上の様に、本実施形態では、ボトム ゲート型の薄膜トランジスタにおいて、半導体薄膜2を レーザアニールで再結晶化処理する場合、熱分布を均一 にする為ゲート電極5の回りにガラスよりも大きな熱伝 導性を有する下地膜20を設けている。これにより、良 質の多結晶構造を得ることができる。

【0022】図6は本発明に係る薄膜半導体装置を駆動 基板として組み立てられたアクティブマトリクス型液晶 表示装置の一例を示す模式的な斜視図である。この表示 装置は駆動基板1と対向基板60との間に液晶などから なる電気光学物質50を保持した構造となっている。駆 動基板1には画素アレイ部と周辺回路部とが集積形成さ れている。周辺回路部は垂直走査回路41と水平走査回 路42とに分かれている。又、駆動基板1の上端側には 外部接続用の端子電極47も形成されている。各端子電 極47は配線48を介して垂直走査回路41及び水平走 査回路42に接続している。画素アレイ部には互いに交 差するゲート配線43と信号配線10が形成されてい る。ゲート配線43は垂直走査回路41に接続し、信号 配線10は水平走査回路42に接続している。両配線4 3,10の交差部には画素電極14とこれを駆動する薄 膜トランジスタ3とが形成されている。一方、対向基板 60の内表面には図示しないが対向電極が形成されてい る。

[0023]

【発明の効果】以上説明したように、本発明の第1側面によれば、ゲート電極は比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えた上層と、比較的熱伝導度が高く且つ配線として必要な導電性を備えた下層とを重ねた多層構造を有している。係る構成により、半導体薄膜は絶縁膜を介してゲート電極及び絶縁基板の上に延在した状態でエネルギー照射を受け、均一且つ最適に再結晶化された多結晶構造を呈することが可能になる。又、本発明の第2側面によれば、絶縁基板の表面には平面的に見てゲート電極と隣接する様に熱伝導性の下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化している。半導体薄膜は絶縁膜を介してゲート電極及び下地膜の上に延在した状態でエネルギー照射を受け、均一旦つ最適に再結晶化された多結晶構造が得られる

【図面の簡単な説明】

【図1】本発明に係る薄膜半導体装置の第1実施形態を示す部分断面図である。

【図2】第1実施形態の製造方法を示す工程図である。

【図3】レーザアニール処理時における半導体薄膜の温度変化を示すグラフである。

【図4】本発明に係る薄膜半導体装置の製造方法の他の 例を示す工程図である。

【図5】本発明に係る薄膜半導体装置の第2実施形態を示す部分断面図である。


【図6】本発明に係る薄膜半導体装置を用いて組み立て られたアクティブマトリクス表示装置の一例を示す模式 的な斜視図である。

【図7】ボトムゲート型薄膜トランジスタ及びトップゲート型薄膜トランジスタの信頼性を比較したグラフである。


【符号の説明】


1・・・絶縁基板、2・・・半導体薄膜、4・・・絶縁膜、5・・・ゲート電極、7・・・ソース領域、8・・・ドレイン領域、9・・・層間膜、10・・・信号配線、14・・・画素電極、20・・・下地膜


【図1】




【図2】













【図4】







(B)









フロントページの続き

(51) Int. Cl.⁶

識別記号

FΙ

HO1L 29/78

617J

627G